ESD(静电静电)是CMOS电路中尤为相当严重的过热机理之一，相当严重的会导致电路自我焚毁。阐述了CMOS集成电路ESD维护的必要性，研究了在CMOS电路中ESD维护结构的设计原理，分析了该结构对版图的涉及拒绝，重点辩论了在I/O电路中ESD维护结构的设计拒绝。　　1章节　　静电静电不会给电子器件带给破坏性的后果，它是导致集成电路过热的主要原因之一。随着集成电路工艺大大发展，CMOS电路的特征尺寸大大增大，管子的栅氧厚度更加厚，芯片的面积规模更加大，MOS管能忍受的电流和电压也更加小，而外围的用于环境未转变，因此要更进一步优化电路的抗ESD性能，如何使全芯片有效地面积尽量小、ESD性能可靠性满足要求且不必须减少额外的工艺步骤沦为IC设计者主要考虑到的问题。

　　2ESD维护原理　　ESD维护电路的设计目的就是要防止工作电路沦为ESD的静电通路而遭伤害，确保在给定两芯片插槽之间再次发生的ESD，都有合适的低阻旁路将ESD电流引进电源线。这个较低压旁路不但要能吸收ESD电流，还要能箝位工作电路的电压，避免工作电路由于电压短路而损毁。在电路长时间工作时，抗静电结构是不工作的，这使ESD维护电路还必须有很好的工作稳定性，能在ESD再次发生时较慢号召，在维护电路的同时，抗静电结构自身无法被损毁，抗静电结构的负作用(例如输出延后)必需在可以拒绝接受的范围内，并避免抗静电结构再次发生闩锁住。

　　3CMOS电路ESD维护结构的设计　　大部分的ESD电流来自电路外部，因此ESD维护电路一般设计在PAD旁，I/O电路内部。典型的I/O电路由输入驱动和输出接收器两部分构成。ESD通过PAD引入芯片内部，因此I/O里所有与PAD必要连接的器件都必须创建与之平行的ESD较低压旁路，将ESD电流引进电压线，再行由电压线产于到芯片各个管脚，减少ESD的影响。

明确到I/O电路，就是与PAD连接的输入驱动和输出接收器，必需确保在ESD再次发生时，构成与维护电路分段的低阻通路，旁路ESD电流，且能立刻有效地箝位维护电路电压。而在这两部分长时间工作时，不影响电路的长时间工作。　　常用的ESD维护器件有电阻、二极管、双极性晶体管、MOS管、可控硅等。

由于MOS管与CMOS工艺兼容性好，因此经常使用MOS管结构维护电路。　　CMOS工艺条件下的NMOS管有一个纵向宿主n-p-n(源近于-p型衬底-漏极)晶体管，这个宿主的晶体管打开时能吸收大量的电流。

利用这一现象可在较小面积内设计出有较高ESD耐压值的维护电路，其中最典型的器件结构就是栅极短路NMOS(GGNMOS，GateGroundedNMOS)。　　在长时间工作情况下，NMOS纵向晶体管会导通。

当ESD再次发生时，漏极和衬底的消耗区将再次发生雪崩，并预示着电子空穴对的产生。一部分产生的空穴被源近于吸取，其余的流到衬底。由于衬底电阻Rsub的不存在，使衬底电压提升。

当衬底和源之间的PN结正偏时，电子就从源升空转入衬底。这些电子在源漏之间电场的起到下，被加快，产生电子、空穴的撞击电离，从而构成更好的电子空穴对，使流到n-p-n晶体管的电流大大减少，最后使NMOS晶体管再次发生二次穿透，此时的穿透仍然共轭，则NMOS管损毁。　　为了更进一步减少输入驱动上NMOS在ESD时两端的电压，可在ESD维护器件与GGNMOS之间特一个电阻。

这个电阻无法影响工作信号，因此无法过于大。画版图时一般来说使用多晶硅(poly)电阻。　　只使用一级ESD维护，在大ESD电流时，电路内部的管子还是有可能被穿透。

GGNMOS导通，由于ESD电流相当大，衬底和金属连线上的电阻都无法忽视，此时GGNMOS并无法箝位寄居输出接收端栅电压，因为让输出接收端栅氧化硅层的电压超过穿透电压的是GGNMOS与输出接收端衬底间的IR压降。为防止这种情况，可在输出接收端附近特一个小尺寸GGNMOS展开二级ESD维护，用它来箝位输出接收端栅电压，如图1右图。　　图1少见ESD的维护结构和等效电路。

　　在画版图时，必需留意将二级ESD维护电路紧邻输出接收端，以增大输出接收端与二级ESD维护电路之间衬底及其连线的电阻。为了在较小的面积内画出大尺寸的NMOS管子，在版图中常把它所画出手指型，画版图时应严苛遵循I/OESD的设计规则。

本文来源：必威betway体育-www.0411dlseo.com